

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-171030

(43) Date of publication of application: 28.07.1987

(51)Int.Cl.

G06F 7/50

(21)Application number: 61-011861

(71)Applicant : NEC CORP

(22)Date of filing:


24.01.1986

(72)Inventor: UDA TOSHIYUKI

(54) ARITHMETIC UNIT

(57)Abstract:

PURPOSE: To reduce the number of gates in a logic circuit required for arithmetic processing and to speed-up the processing by storing data subjected to conversion operation in a storage means storing arithmetic data at the time of executing binarization decimal operations. CONSTITUTION: At the time of executing binarization decimal operations, a selection signal 103 with respect to selectors 4A and 4B comes to a low level, and the selectors 4A and 4B execute selection actions so that they can output the output data of data conversion means 3A and 3B in the data storage means 5A and 5B. Data obtained by adding three to the binarization decimal input data 101A and 101B are stored in said means 5A and 5B. An arithmetic means 2 adds and subtracts said data according to the instructions of an arithmetic mode specification means 1. For addition, three is added to two groups of the input data, which turns out to be a value added with six, and accordingly carry can be made smoothly. On the other hand, subtraction never affects the arithmetic result. If the signal 109 of the means 1 specifies addition, a correction means 6 subtracts six from the digit which is not carried.



⑩ 公 開 特 許 公 報 (A)

昭62-171030

@Int Cl.4

識別記号

庁内整理番号

❸公開 昭和62年(1987)7月28日

G 06 F 7/50

T - 6798 - 5B

審査請求 未請求 発明の数 1 (全5頁)

②発明の名称 演算装置

②特 願 昭61-11861

❷出 願 昭61(1986)1月24日

⑫発 明 者 右 田 俊 幸 ⑪出 願 人 日本電気株式会社

東京都港区芝5丁目33番1号 日本電気株式会社内

土 東京都港区芝5丁目33番1号

郊代 理 人 弁理士 山内 梅雄

月 細 書

1. 発明の名称

演算装置

2. 特許請求の範囲

第1のデ第2と夕と夕と歩きでで、
第1のが第1とが、
第1と対し、
第1と対し、
第1と対し、
第1とが、
第1とが、
第1とが、
第1とが、
第1とが、
第2とが、
第1とが、
第2とが、
第1とが、
第2とが、
第2にで、
第2に

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、特に、2進化10進数の加減算を実 行する演算装置に関する。

〔従来の技術〕

演算装置で2進化10進数の加減算を実行する ためには、次のような手法が採用されている。

まず、2 進化 1 0 進数の各桁は、2 進 4 ピット 機成とされる。 4 ピット機成では、 2 進表現で "0 0 0 0"から"1 1 1 1"まで、すなわち 1 0 進表現でいえば、"0"から"1 6"までの 値をとり得るが、そのうち 2 進表現で"0 0 0 0"から"1 0 0 1"(1 0 進表現で"0"から 9 ")までの値が使用される。 なお、本明細書中、特に 2 進表現と断りのない限り、数字は 1 0 進表現とする。

ここで、このような 2 進化 1 0 強敗を加算処理する場合、"9"以上の値をとり得るためそのままでは桁上げが行われなくなる。そこで、演算実行時に、まず、各桁の 2 進化 1 0 進数に"6" (2 進表現で"0 1 1 1 0")を加算する。 こうすれば" 9 "に相当する値が" 1 5 "に相当する値に変換され、これに、" 1 "が加算されれば" 1 6 "となって、 2 進表現で" 1 1 1 1 "を越え、桁上げが正しく行われることになる。

減算処理の場合は、このようなデータの変換操作は不要である。

こうした手法によって、上位桁への桁上げの論理 (キャリー生成論理) は、2 進減算の論理がそのまま利用でき、一般に知られているキャリールックアヘッドなどの高速演算技術を採用することができる。

なお、上記加減算処理の結果、桁上げが行われた桁については、その値は正しい値を示しているが、桁上げが行われない桁については、10進表現で「6」も加算されたままの値となっている。 従って、その「6」を減算する補正が必要となる。 〔発明が解決しようとする問題点〕

このように、2進化10進数の加減算処理においては、演算すべきデータについて、必要に応じて"6"を加算する等の変換操作を必要とし、さ

らに演算の後半で、その補正等を必要とする。従って、演算装置のハードウェアのゲート設数が 2 進数の演算装置に比べて多くなってしまう。

例えば、同一の演算装置で、2 進数の演算と2 進化10 進数の演算のいずれの演算も可能にしたものがある。こうした演算装置については、2 進化10 進数の演算のために多くのゲートが設けられて、計算機全体の動作クロックが、この回路におけるデータ処理による遅延時間に制約を受けてしまい、演算の高速化が図れないという問題があった。

本発明は以上の点に着目してなされたもので、 2 進化 1 0 進数の演算の高速化を関った演算装置 を提供することを目的とするものである。

[期題点を解決するための手段]

本発明の演算装置は、第1のデータ格納手段と、第2のデータ格納手段と、上記第1のデータ格納手段と第2のデータ格納手段へ入力するデータが 2進化10進数のとき、その各桁ごとに、"3" を2進化したデータを加算して、それぞれ上記算

1のデータ格納手段と第2のデータ格納手段と第2のデータ格納手段と第1のデータ格納手段と第2のデータを協議手段に格納されたデータととを受ける演算を決立る演算を行うかとは変更を指定手段の指定手段の演算をできる。第5年後により、前記する神正手段にはできる。第6年後により、前記する神正手段とを特徴とするものである。

(作用)

一般に演算の実行をあたっては、加算あるいは 減算等の演算モードを指定し、また演算されるデータを転送する等の準備作業的処理がなされる。 演算される2つのデータと演算モードを指定する 信号等は、通常、必ずしも同一タイミングでセットされるわけではない。従って、この間は、時間 的にある程度余裕がある。

そこで本発明のように、2進化10進数の加減 算を行う場合、第1のデータ格納手段と第2のデ ータ格納手段とにデータをセットする前に、その 演算モードを無視して無条件にデータに 3 を 加算するデータ変換を行ってしまう。こうすれば、 従来装置とほとんど変わり無い速度でデータのセットができ、そのうえ演算の準備も完了する。

その後 2 つのデータについて加算処理が実行されれば結果的に各桁に" 6 "が加算されたことになる。また、減算処理が実行されれば" 3 "が互いにキャンセルされ、減算結果に影響を与えない。

加算処理の結果桁上げが無かった桁については、 補正手段で" 8 "を減算すればよい。

このようにすれば、データがデータ格納手段に格納された後は、データの変換操作なしにただちに複算処理を実行することができ渡算時間の短縮化を図ることができる。

〔実施例〕

図は本発明の演算装置の実施例を示すブロック 図である。

この核算装置は、2 つの入力データ 1 0 1 A 、 1 0 1 B を 演算処理して 演算結果 1 0 9 を 出力す る装置である。この装置には、演算処理が加算か減算かを指定するための演算モード信号 1 0 6 を格納する演算モード指定手段 1 と、この指定に従って演算を行う演算手段 2 が設けられている。

演算モード指定手段1は演算モード信号106 を一時格納するレジスタから構成される。また演 算手段2は、2進数および2進化10進数を演算 することのできる既知の演算回路から構成される。

演算手段2の前段には、入力データ101A、101Bを受け入れて、その変換動作を行うデータ変換手段3A、3Bと、このデータ102A、102Bと、もとのデータ101A、101Bとをそれぞれ受け入れて、そのいずれか一方を遅けしたデータ104A、104Bを受け入れている。

データ変換手段 3 A、 3 B はいずれも、 2 進化 1 0 進致として入力するデータ 1 0 1 A、

いて、先にデータ変換手段3A、3Bが加算した 数だけここで滅算し、その数の補正を行う回路で ある。

以上の演算装置は次のように動作する。

まず、2 進数の演算の場合、例えば セレクタ 4 A、 4 Bの制御婦子に入力する選択信号 1 0 3 が、ハイレベルとされる。この選択信号 1 0 3 は図示しない外部回路から送り込まれる。

ここで2進数のデータ 1 0 1 A、 1 0 1 Bが入 力すると、セレクタ 4 A、 4 Bは、この入力データをそのまま第 1 のデータ格納手段 5 Aと第 2 の データ格納手段 5 Bとに向けて出力する。第 1 の データ格納手段 5 Aと第 2 のデータ格納手段 5 B とは、その信号を演算手段 2 の演算実行中保持する。

一方、外部回路から流算モード指定手段1に対して、その2進数を加算するか減算するかの演算モード信号106が入力する。この演算モード指定手段1の出力信号107に応じて演算手段2は演算を実行し、演算の済んだ信号108を出力す

1 0 1 B に " 3 " を加算して出力する加算回路から構成される。

セレクタ 4 A 、 4 B は、その制御端子に入力する選択信号 1 0 3 によって、 2 つの入力信号のいずれか一方を出力する既知のマルチプレクサ等から成る選択回路である。

第1のデータ格納手段5Aと第2のデータ格納 手段5Bとは、いずれもセレクタ4A、4Bから 出力されたデータ104A、104Bを受け入れ て、演算手段2が演算を実行する間これを保持す るレジスタ等から成る回路である。

また、さらに、演算手段2の出力側には、補正 手段6が設けられている。この回路は、演算手段 2の出力する演算処理の済んだデータ108と、 演算手段1の出力信号107とを受け入れて、一 定の場合、演算処理の済んだデータ108から "6"を滅算する処理を実行する滅算回路から機 成される。

すなわち、演算モード指定手段1で加算処理を 指定しており、かつ桁上げの生じなかった桁につ

る。補正手段 6 は、この演算が 2 進数についての ものである場合、作動せず入力データをそのまま 出力して演算結果 1 0 9 を得る。

次に、2 進化 1 0 進数の演算を行う場合、セレクタ4 A、4 Bに対する選択信号 1 0 3 はロウレベルとなり、こんどはセレクタ4 A、4 Bがデータ変換手段 3 A、3 Bの出力データ 1 0 2 Bを第 1 のデータ格納手段 5 Aと第 2 のデータ格納手段 5 Bに出力するよう選択動作を行う。第 1 のデータ格納手段 5 A、第 2 のデータ格納手段 5 Bにはすなわち、2 進化 1 0 進数の入力データ 1 0 1 A、101Bにそれぞれ"3"を加算したデータが格納される。

" () "から " 9 "までの 2 進化 1 () 進数について、その変換 操作後のデータ (3 余りコードと呼ぶ)を第 1 表に示す。

(以下余白)

第1表

	2 進化	1 0	進数	3	余	り	2	-	۲
0-2034567-809	000000000000000000000000000000000000000		•.		000000111111111111111111111111111111111	011100001	1001100110	10-0101010	

このデータが、演算手段2において、2進数の演算の場合と同様に、演算モード指定手段1の指定に従って加算あるいは減算処理される。

加算処理された場合、2つの入力データにそれ ぞれ"3"が加算されているので合計"6"加算 された値となり、先に説明した析上げが円滑に行 われる。一方、減算処理された場合、いずれのデ ータにも"3"が加算されているため、実質的に その減算結果には全く影響しない。

このようにして演算処理されたデータ 1 0 8 は、 補正手段 6 に入力する。 上記演算手段2で加算処理が実行された場合であって、桁上げが無かった場合、あらかじめデータ変換手段で加算された合計"6"の値は誤差なる。そこで、この補正手段6は、演算モート指定手段1の出力信号109が加算処理を指定している内容のものである場合に、桁上げが行われなかった桁について、"6"を減算する処理を実行する。

このようにして、演算結果109が得られる。 この補正手股8の補正処理の前後のデータを第 2表に示す。なお、この表はすべて2進数表示と なっている。

(以下余白)

第 2 表

+ + 11 -	補正前	補正後
1	* * * *	* * * *
0		0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

この表でキャリー(桁上げの信号)が"1"の場合は桁上げ有り、"0"の場合は桁上げ無しを意味する。桁上げの有る場合、補正回路 6 の入力信号はそのまま出力される。これを第2 数中"*"

また、桁上げの無い場合それぞれ" 6 "を減算 したデータとされる。 以上のような機成をとると、第1のデータ格納手段と第2のデータ格納手段とに格納されたデータについては従来、2進数の演算か2進化10進数の演算かによってまず。6°を加算され、続いて演算処理を実行されていたが、この"6°を加算する処理が除かれている。

使って、第1のデータ格納手段と第2のデータ 格納手段へデータが格納された以降については、 ゲート段数が減少し、信号の遅延時間が短縮化さ れている。

一方、本発明においては、第1のデータ格納手段と第2のデータ格納手段へデータを格納する前にデータの変換操作を行う回路を挿入している。

通常、データ101A、101Bを第1のデータ格納手段5Aと第2のデータ格納手段5Bへ格納する処理と、演算モード信号106を演算モード指定手段1へ格納する処理のタイミングは、必ずしも一致しない。従って、これらの処理が完了するまで一定の待期時間が従来から設定されている。本発明におけるデータ変換手段のデータの変

換処理時間は、変換処理が無条件で実行されることもあって、上記待期時間内で完了してしまう。 従って、実質的に演算速度を遅らせる要因とならない。

例えば、通常10 進演算で取り扱うデータは符号桁を有しており、数値桁の分は絶対値表示加算ののいずれる。 従って、その符号桁を考慮して加算になる。 このように演算モードの選択は、 データを協ったよりも長時間を要する。 従って タ 格納手段と第2のデータ 格納手段と第2のデータを協って かかっとにないのである。

〔変形例〕

本発明の演算装置は以上の実施例に限定されない。

この演算装置は、2 進数の演算と2 進化10 進数の演算の両方ができるものを例示したが、2 進化10 進数の演算専用のものであってもさしつかえない。また、加減算のほか、論理演算や刺除算

も実行できるものであってさしつかえない。 (発明の効果)

以上説明した本発明の演算装置は2進化10進数を演算するにあたり、演算データを格納する格納手段に、一定の変換操作の済んだデータを格納するようにしたので、その演算処理に必要な論理回路のゲートの段数を削減し、演算処理の高速化を図ることができる。

4. 図面の簡単な説明

図は本発明の演算装置の実施例を示すブロック 図である。

- 1 ……演算モード指定手段、
- 2 ……演算手段、
- 3 A 、 3 B … … データ変換手段、
- 5 A ……第1のデータ格納手段、
- 5 B … … 第 2 のデータ格納手段、
- 6 … … 輔正手段。

 出 願 人
 日本電気株式会社

 代 理 人
 弁理士 山内 梅雄

